アクセス
Facebook
X
Instagram
YouTube
日本語
お問い合わせ
トップページ
研究活動
研究チーム紹介
プロセッサ研究チーム
プロセッサ研究チーム
English
チームリーダー 佐野 健太郎（さの けんたろう）
kentaro.sano[at]riken.jp （拠点：神戸）- Emailの[at]は@にご変更ください。
- 2000
- 東北大学大学院情報科学研究科情報基礎科学専攻修了
- 2000
- 東北大学大学院工学研究科助手
- 2001
- 東北大学大学院情報科学研究科情報基礎科学専攻助手
- 2005
- 東北大学大学院情報科学研究科情報基礎科学専攻助教授（2007年より准教授）
- 2006
- インペリアルカレッジロンドン客員研究員
- 2017
- 理化学研究所 計算科学研究機構（AICS）（現在：計算科学研究センターR-CCS）プロセッサ研究チーム チームリーダー（現職）
- 2024
- 理化学研究所 計算科学研究センター（R-CCS）AI for Scienceプラットフォーム部門 次世代AIデバイス開発研究ユニット ユニットリーダー（現職）
キーワード
- 計算機アーキテクチャ
- 並列処理システム
- リコンフィギャラブル計算
- 高位合成
- ハードウェアアルゴリズム
研究概要
「京」や「富岳」では、ネットワークで接続された膨大な数の計算ノードが相互に通信し合いながら手分けして並列に処理を進めることにより、大規模な計算を高速で実行します。しかし、ノード数が多くなるにつれて通信や同期に時間がかかり、全体として計算機の規模に見合った性能を実現しにくくなります。また、昨今の大規模並列計算機は、複数のマルチコアプロセッサからなる共有メモリ型ノードを分散メモリ型並列計算機として相互に接続したものであり、その複雑な構造のために、性能を十分に引き出すためのプログラミングや最適化は困難で時間のかかる作業となっています。これに対し、当研究チームでは、処理単位である「タスク」の依存グラフとして記述した計算問題を自動的に並列化し、ハードウェア資源を適切に割り当てながら実行を進める「データフロー型」並列計算モデルの開発に取り組んでいます。依存するタスク間に限定された局所的なデータ移動や同期に基づくことにより、システム規模に応じた性能が容易に得られるようになります。
一方、機械学習やビッグデータ処理といった新しい種類の計算問題を高性能かつ低電力で実行するための計算加速機構の研究にも取り組んでいます。アルゴリズムを専用ハードウェア構造に変換し、それを回路再構成可能デバイスにプログラムし実行することで、従来のプロセッサが苦手とする処理の高速化をめざしています。
主な研究成果
専用計算加速機構を生成するコンパイラを開発し低電力高性能数値計算を実現
ムーアの法則と呼ばれる半導体技術の進展が減速・停滞してきたことから、近い将来、メニーコア型の汎用マイクロプロセッサでは計算性能の向上が困難になるといわれています。この問題を解決する方法の一つとして、対象計算問題を専用の回路に変換し、回路再構成可能デバイスFPGAを用いて専用の計算加速機構を実現する試みが注目を集めています。これまで、数式による独自言語のプログラムから専用の計算加速機構ハードウェアを生成するコンパイラと、FPGAを用いてそれを動作させるための処理系の開発を行いました。浅水方程式に基づく津波シミュレーションに対して本処理系を適用したところ、単一のFPGAにより、GPUによるシミュレーションと比べておよそ2倍の計算性能、および8倍の電力性能比を実現しました。これは、対象とする計算問題に特化したメモリシステムやデータフローグラフに基づく計算パイプラインにより、効率よく演算を実行できる回路を生成できたためです。このほかにも、数値データ列をリアルタイムに圧縮し異なるチップ間のデータ伝送速度を向上させることが可能なハードウェアモジュールの開発に成功しています。
今後は、これらの成果を発展させるとともに、大規模かつ複雑化する計算機を効率よく利用し容易に性能を引き出すことができるような処理系の研究開発に取り組みます。また、半導体の微細化技術が停滞する近い将来において有効な、新しい並列計算モデルとアーキテクチャの確立をめざします。
主要論文
- Artur Podobas, Kentaro Sano, and Satoshi Matsuoka.:
"A Survey on Coarse-Grained Reconfigurable Architectures from a Performance Perspective"
IEEE Access, Vol.8, pp.146719-146743, DOI:10.1109/ACCESS.2020.3012084, 2020. - Artur Podobas, Kentaro Sano, and Satoshi Matsuoka.:
"A Template-based Framework for Exploring Coarse-Grained Reconfigurable Architectures"
Proceedings of the 31st IEEE International Conference on Application-specific Systems, Architectures and Processors (ASAP), pp.1-8, DOI: 10.1109/ASAP49362.2020.00010, 2020. - Antoniette Mondigo, Tomohiro Ueno, Kentaro Sano, and Hiroyuki Takizawa.:
"Scalability Analysis of Deeply Pipelined Tsunami Simulation with Multiple FPGAs"
IEICE Transactions on Information and Systems(Special Section on Reconfigurable Systems), Vol.E102-D, No.5, pp.1029-1036 (2019). - Antoniette Mondigo, Kentaro Sano, and Hiroyuki Takizawa.:
"Performance Estimation of Deeply Pipelined Fluid Simulation on Multiple FPGAs with High-speed Communication Subsystem"
Proceedings of 29th IEEE International Conference on Application-specific Systems, Architectures and Processors (ASAP), 4 pages (2018). - Tomohiro Ueno, Kentaro Sano, and Takashi Furusawa.:
"Performance Analysis of Hardware-Based Numerical Data Compression on Various Data Formats"
Proceedings of the Data Compression Conference (DCC), pp.345-354 (2018). - Kentaro Sano and Satoru Yamamoto.:
"FPGA-based Scalable and Power-Efficient Fluid Simulation using Floating-Point DSP Blocks"
IEEE Transactions on Parallel and Distributed Systems (TPDS), Vol.28, Issue.10, pp.2823-2837 (2017). - Tomohiro Ueno, Kentaro Sano, and Satoru Yamamoto.:
"Bandwidth Compression of Floating-Point Numerical Data Streams for FPGA-Based High-Performance Computing"
ACM Transactions on Reconfigurable Technology and Systems (TRETS), Vol.10, No.3, Article No.18 (2017). - Kohei Nagasu, Kentaro Sano, Fumiya Kono, and Naohito Nakasato.:
"FPGA-based Tsunami Simulation: Performance Comparison with GPUs, and Roofline Model for Scalability Analysis"
Journal of Parallel and Distributed Computing, Vol.106, pp.153-169 (2017). - Kentaro Sano, Yoshiaki Hatsuda and Satoru Yamamoto.:
"Multi-FPGA Accelerator for Scalable Stencil Computation with Constant Memory-Bandwidth"
IEEE Transactions on Parallel and Distributed Systems (TPDS), vol.25, no.3, DOI: 10.1109/TPDS.2013.51, pp.695-705 (2014). - Kentaro Sano, Wang Luzhou, Yoshiaki Hatsuda, Takanori Iizuka and Satoru Yamamoto.:
"FPGA-Array with Bandwidth-Reduction Mechanism for Scalable and Power-Efficient Numerical Simulations based on Finite Difference Methods"
ACM Transactions on Reconfigurable Technology and Systems (TRETS), vol.3, no.4, article no.21, DOI:10.1145/1862648.1862651, (2010).
