Access

トップページ    イベント・広報    R-CCS Cafe    R-CCS Cafe第253回（2023年10月6日）

R-CCS Cafe第253回（2023年10月6日）

English
詳細
開催日 2023年10月6日(金)
開催時間 16:00 - 17:20（16:00 - 17:00 3名の講演者による講演、17:00 - 講演者を交えた自由討論）
開催都市 兵庫県神戸市／オンライン
場所

計算科学研究センター（R-CCS）6階講堂／Zoomによる遠隔セミナー
使用言語 発表・スライド共に英語
登壇者

富田 浩文

複合系気候科学研究チーム
チームリーダー

伊藤 伸泰

離散事象シミュレーション研究チーム
チームリーダー

Jens Domke

高性能計算モデリング研究チーム
チームリーダー

講演題目・要旨

1st Speaker: Hirofumi Tomita


Title:
Recent activity in Computational Climate Study Research Team
Abstract:
ur team continues to develop SCALE as a climate/weather model library. This library has the capability to perform not only simulations but also subsequent data analysis. The latter has generally been done in serial computation, but in this library, such data analysis has also been parallelized to handle large data sets from large-scale simulations.
In this presentation, I will report on the progress of our research and development of SCALE according to recent activities.

2nd Speaker: Nobuyasu Ito


Title:
Simulation of quantum computer and applications
Abstract:
Quantum information technologies are now expected to surpass classical ICT in the near future, and research and development has begun toward an integrated ICT system that combines classical and quantum functions. First step in this integration begins with a HPC system connected to a QPU with low latency. HPC not only controls QPU but also simulates the QPU allowing users to test and develop quantum applications beyond the available performance of the QPU. In my unit, I am working with Dr. Naoki Yoshioka to develop a QPU simulator called "braket" for "Fugaku" using the state vector method. In this talk, we will discuss the current state of this "braket" simulator and its application to quantum algorithm for material design.

3rd Speaker: Jens Domke


Title:
At the Locus of Performance: Quantifying the Effects of Copious 3D-Stacked Cache on HPC Workloads
Abstract:
Over the last three decades, innovations in the memory subsystem were primarily targeted at overcoming the data movement bottleneck. In this talk, we focus on a specific market trend in memory technology: 3D-stacked memory and caches. We investigate the impact of extending the on-chip memory capabilities in future HPC-focused processors, particularly by 3D-stacked SRAM. First, we propose a method oblivious to the memory subsystem to gauge the upper-bound in performance improvements when data movement costs are eliminated. Then, using the gem5 simulator, we model two variants of LARC, a processor fabricated in 1.5 nm and enriched with high-capacity 3D-stacked cache. With a volume of experiments involving a board set of proxy-applications and benchmarks, we aim to reveal where HPC CPU performance could be circa 2028.

注意事項

  • 参加の際はPCマイクの音声・ビデオをオフにされるようお願いいたします。
  • 当日の会場環境や通信状態により、やむなく配信を中止・中断する場合がございます。
  • プログラムの内容、時間は予告なく変更される場合があります。
  • ご使用の機器やネットワークの環境によっては、ご視聴いただけない場合がございます。
  • インターネット中継に関する著作権は、主催者及び発表者に帰属します。なお、配信された映像及び音声、若しくはその内容を、理化学研究所の許可無くほかのウェブサイトや著作物等への転載、複製、改変等を行うことを禁じます。

（2023年10月2日）